IP系列可提供高达10倍的更快的转换率比现有的竞争IP解决方案

使下一代高性能核心应用，如WiGig联盟（ 802.11ad的）

消费电子，移动，基础设施和工业市场提供广泛的IP系列

Cadence设计系统公司（ NASDAQ ： CDNS ） ，全球电子设计创新的领导者，今天宣布推出一套超高速，低功耗模拟的知识产权（IP ）的产品设计，使新一代的高速有线和无线通信的应用程序。这些新产品独特的满足与新兴的高速协议，如WiGig联盟（ 802.11ad的） ，它运行在60GHz频段具有潜在的数据吞吐量可达的7Gbps ，以及LTE和LTE高级设计师工作的需求。

 

轻松进行集成和高度可测试的Cadence ®数据转换器系列包括：

7位3GSPS双通道ADC和DAC

11位1.5GSPS双通道ADC

12位双通道DAC 2GSPS

数据转换器的IP核可以很容易地结合起来，以形成一个完整的模拟前端（AFE ）的IP解决方案。 Cadence的家庭的IP地址在有线/无线通信，基础设施，成像和软件定义无线电的关键应用。

 

“在先进工艺节点能够方便地整合了Cadence的数据转换器IP省去去'芯片' ，使设计人员能够充分利用系统的好处，集成数字和模拟内容到一个单一的复杂的SoC ， “ Martin Lund表示， Cadence的IP集团的高级副总裁。 “这意味着更长的电池寿命，更小的热轮廓，并降低整体系统成本。 ”

 

“ Cadence的模拟高速系列IP授权和在移动设备，提升增长潜力的WiGig 802.11ad的使用打开门新兴市场的演变和”物联网“的互联网生态系统，说：”理查德WAWRZYNIAK ，高级Semico Research公司的市场分析师， “ WiGig联盟的吞吐量和速度很大程度上依赖于界面中使用的ADC和DAC的数据采样率。增加这些采样率， Cadence的模拟IP的，打破非CMOS或较老的工艺节点上的设备的依赖，允许更高的性能。 “

 

ADC IP核的并行逐次逼近的阵列（ SAR ）架构开发，生产极其快速和可扩展的采样率。高有效比特数（ ENOB ）值达到了一个独特的实施，并内置在后台自动校准，更准确的转换和一致的性能。 Cadence的IP包括功能，如差分数据输入，参考和定时发生器，内部偏移校正，电压调节器改进的电源噪声免疫力。

 

DAC IP内核使用一个电流开关架构，包括一个数字多路复用器和FIFO ，易于集成到SoC 。这些DAC包括数字增益控制和所有必要的参考电路。

 

所有的IP包括多级省电模式，进一步节省功耗，内置的模拟测试总线设计，可测试性和单端CMOS或差动电流模式逻辑（CML ）时钟输入为一个灵活的时钟界面。

 

Cadence的IP提供匹配的双通道通信系统，这些都是需要的，简化了实施和降低风险，和一个标准的CMOS工艺的目标，便于制造。

 

今天Cadence的28nm制程的数据转换器IP系列提供。 Cadence公司还提供了全系列的28nm制程的IP ，包括接口，内存， SERDES ，和其他数据转换器的模拟IP超越。